高速互联链路中参考时钟的抖动分析与测量

11-19| http://www.dianzi6.com | 电路基础|人气:465

高速互联链路中参考时钟的抖动分析与测量

  在高速互联链路中,发送器的参考工作时钟的抖动是影响整个系统性能的关键因素之一。本文对时钟抖动的主要概念、测试方法及注意事项、测试难点进行分析和探讨。

  高速互联链路介绍

  任何一个通信链路都包含三个部分:发送器(TX)、媒质(信道)、接收器(RX)。对于高速的串行互联链路也包含这三个部分,如下图1所示为一个典型的高速互联链路的结构图。其中发送器包括了:并行转换串行、编码(比如8b10b编码)、发送信号优化(如预加重)、发送驱动等功能。接收器包括了:时钟恢复、数据恢复、接收信号优化(如均衡)、串行转化并行、解码等功能。传输通道则由印刷电路板的走线、过孔、连接器、插卡的金手指、电缆、光纤等组成。

  从整个链路的组成来看,发送器参考时钟的抖动在串并转换时就引入到整个链路中,影响着TX端发送出的数据的抖动,而接收器要从这些数据中恢复出时钟来进行后续的处理。可以看出发送器参考时钟的性能对整个链路的性能起到很关键的作用。本文从时钟抖动的相关概念、测试实例、测试注意事项、测试难点几方面对时钟抖动测试进行分析和探讨。

  点此下载全文PDF资料:高速互联链路中参考时钟的抖动分析与测量.pdf



   如果觉得 高速互联链路中参考时钟的抖动分析与测量这篇文章不错,可以推荐给朋友分享哦。
本文Tags:电子电路基础,模拟电路基础,电路基础,
相关电路基础资料


温馨提示; 本站的资料全部免费下载,为方便下次找到本站记得将本站加入收藏夹哦,牢记网址http://www.dianzi6.com

此页提供高速互联链路中参考时钟的抖动分析与测量电子电路基础,模拟电路基础, 电路基础参考。本站还有更多的电路基础相关资料分享。
Copyright© www.dianzi6.com Inc. All rights reserved 。 1 2 3 4 5 6 7 8