MAX19692内部时钟接口框电路图

11-21| http://www.dianzi6.com | 电子电路图 - 单片机电路图|人气:819

MAX19692内部时钟接口框电路图

  MAX19692的时钟(CLKP,CLKN)和数据时钟(DATACLKP,DATACLKN)接口的简化框图。初始时钟由一个两位计数器四分频后用于锁存数字DAC输入。该计数器可能在四个状态中的任意一个启动(图3)。如果使用两个多路复用DAC,这两个DAC可能会在不同的状态启动。这可能导致DAC1的锁存与DAC2的锁存之间存在-1、0、1或2个时钟周期的延迟。

MAX19692内部时钟接口框<a电路图 src="/article/UploadPic/2010-11/20101121144056901.gif" border=0 style="cursor:pointer;" onload="return imgzoom(this,600);" onclick="javascript:window.open(this.src);" style="cursor:pointer;"/>


  图:MAX19692内部时钟接口框电路图

  MAX19692的数据时钟输出再由数据输入锁存时钟进行2分频或4分频。然后数据在双倍数据率(DDR)模式下在时钟的两个跳变沿进行锁存,或者在四倍数据率(QDR)模式下在时钟的每90°相位处进行锁存。如果多个DAC的数据时钟延迟相匹配,或数据时钟相互之间反相,那么锁存时钟相匹配。

  欢迎转载,信息来自www.dianzi6.com



   如果觉得 MAX19692内部时钟接口框电路图这篇文章不错,可以推荐给朋友分享哦。
本文Tags:电路图讲解,电路图练习,电子电路图 - 单片机电路图,
相关单片机电路图资料


温馨提示; 本站的资料全部免费下载,为方便下次找到本站记得将本站加入收藏夹哦,牢记网址http://www.dianzi6.com

此页提供MAX19692内部时钟接口框电路图电路图讲解,电路图练习, 电子电路图 - 单片机电路图参考。本站还有更多的单片机电路图相关资料分享。
Copyright© www.dianzi6.com Inc. All rights reserved 。 1 2 3 4 5 6 7 8