详细信息

基于FPGA的LDPC编码器设计与实现 下载

文件类型:
eda技术,EDA/PLD
文件大小:
838 KB
下载次数:
[288次]
日期:
11-15
解压密码:
www.dianzi6.com
Tag:
EDA/PLD,eda技术   
运行平台:
txt/doc/word/ppt/pdf 等
星级:
简介:

基于FPGA的LDPC编码器设计与实现为http://www.dianzi6.com整理发布,类型为EDA/PLD,本站还有更多关于eda技术,EDA/PLD的资料。
正文:本文利用FPGA实现了基于RU算法的编码器设计实现。在Quartus II软件环境下对LDPC编码器进行仿真,使用Stratix系列EP1s25F672I7芯片,对码长为504的码字进行编码。编码器占用约9%的逻辑单元,约5%的存储单元,综合后时钟频率达到120MHz,数据吞吐率达到33Mb/s,基本符合编码器设计的要求。该编码器结构是一种通用的设计方案,可以应用于各种不同的LDPC编码中,但由于其采用通用的编码算法,实现的复杂度高于某些特殊结构的LDPC码编码器,比如准循环LDPC码。另外通过优化时序和编码结构,可以进一步提高本文的编码器的编码速度。
如果觉得《基于FPGA的LDPC编码器设计与实现》不错,可以推荐给好友哦。
相关EDA/PLD资料


温馨提示; 本站的资料全部免费下载,为方便下次找到本站记得将本站加入收藏夹哦,牢记网址http://www.dianzi6.com

下载说明事项

本站备有多台下载服务器,请点击上列地址进行下载基于FPGA的LDPC编码器设计与实现_EDA/PLD,如下载过慢或下载不了请选用另外几台服务器进行下载。
本站提供的资源均为网上搜集,如果该资源基于FPGA的LDPC编码器设计与实现_EDA/PLD涉及或无意中侵害到您的版权请与我们联系。

此页提供基于FPGA的LDPC编码器设计与实现eda技术, EDA/PLD参考。本站还有更多的EDA/PLD相关资料分享。
Copyright© www.dianzi6.com Inc. All rights reserved 。 1 2 3 4 5 6 7 8