详细信息

基于现场可编程门阵列的数控延时器的设计 下载

文件类型:
eda技术,EDA/PLD
文件大小:
485 KB
下载次数:
[751次]
日期:
11-15
解压密码:
www.dianzi6.com
Tag:
EDA/PLD,eda技术   
运行平台:
txt/doc/word/ppt/pdf 等
星级:
简介:

基于现场可编程门阵列的数控延时器的设计为http://www.dianzi6.com整理发布,类型为EDA/PLD,本站还有更多关于eda技术,EDA/PLD的资料。
正文:利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计,本文介绍一种利用VHDL.硬件描述语言结合现场可编程门阵列(FPGA)设计的数控延时器,延时器在时钟clk的作用下,从8位数据线输入延时量,到IATCH高电平时锁存数据,可以实现对触发脉冲TRIG的任意量的延时。由于延时范围不同,设计所用到的FPGA的资源也不同,本文详细介绍最大延时量小于触发脉冲周期的情况。该延时器的软件编程和调试均在Muxplus II环境下完成,系统设计选用Altera公司的EPFl0K30AQC208-3,EPC1441型专用电路,与DSP相结合,应用于雷达目标模拟器的控制部分,实现对目标距离的模拟。
如果觉得《基于现场可编程门阵列的数控延时器的设计》不错,可以推荐给好友哦。
相关EDA/PLD资料


温馨提示; 本站的资料全部免费下载,为方便下次找到本站记得将本站加入收藏夹哦,牢记网址http://www.dianzi6.com

下载说明事项

本站备有多台下载服务器,请点击上列地址进行下载基于现场可编程门阵列的数控延时器的设计_EDA/PLD,如下载过慢或下载不了请选用另外几台服务器进行下载。
本站提供的资源均为网上搜集,如果该资源基于现场可编程门阵列的数控延时器的设计_EDA/PLD涉及或无意中侵害到您的版权请与我们联系。

此页提供基于现场可编程门阵列的数控延时器的设计eda技术, EDA/PLD参考。本站还有更多的EDA/PLD相关资料分享。
Copyright© www.dianzi6.com Inc. All rights reserved 。 1 2 3 4 5 6 7 8