封装技术的新潮流－－圆片级封装

摘 要：本文叙述了圆片级封装的概念、现状及发展方向。对超级CSP与MOST（Microspring on Silicon Technology）两种圆片级封装重点进行推介，并详细介绍了其典型工艺。

关键词：圆片级封装，超级CSP，MOST，典型工艺

中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2005）07-06-04

1 圆片级封装的提出

近些年，芯片尺寸封装CSP（Chip Size Package）、直接粘片DCA（Direct Chip Attach），甚至圆片级封装WLP(Wafer Level Packaging)技术的开发，促进了电子设备的进一步小型化。这些技术都是针对如何用简略的工艺来制作小型化且高功能的卫星封装，淡化过去安装技术中看到的封装、装配、板安装的技术界限，促进这些技术的融合与合理化。因此，近期有考虑摆脱半导体后端工序性格特征的新的安装技术的趋势。

一般来说，芯片也好封装也好，都是越小电器特性（迟滞和信号波形的保持等）越优良。尤其对芯片而言，由于来自以一枚圆片的装配次数决定其成本，所以由更就细微的设计规则来谋求小型化。可是，以往芯片周围所设置的与外部的接线端子，因其数量的增加和受丝连接法的技术制约，使面积的减少接近了极限，所以再近一步小型化变得很困难。因此从整体上可以说是受安装技术的制约而造成了芯片面积的增加。为了改变目前这一状况，出现了采用在芯片上形成连接用凸点，是芯片明显小型化的倒装片技术和CSP技术。但是，由于这些CSP多数是铝丝焊盘与外部端子的再配线，封装内部必须有配线基板，这样仍然不能把成本降下来。

这里提出一个新概念：在WLP中把芯片与封装的连接引入到圆片处理中。把封装的全过程置于圆片状态下进行，最后在切片工序完成的单片的CSP。这可能是超越了以往的封装与基板连接技术界限的技术和相当于增加了安装位置。还有与以往的CSP不同的是，随着芯片尺寸的缩小，在圆片内的封装个数增加，在芯片缩小的同时使封装成本降低是完全可能的。

2 圆片级封装的现状、方向与课题

作为今后10年FBGA半导体后工序制造技术的提案，首推圆片级封装(WLP)。以前的FBGA制造工艺，均采用先把圆片切成单个芯片，再以基板框架、引线框架、或以纸带为载体在工艺过程中传送。而21世纪的FBGA制造工艺，则采用以圆片为载体在工艺过程中传送，切成单个芯片的工序设在组装过程的最后。由于整个过程是在圆片状态下实施的，因而可以批处理来降低组装成本。圆片级封装取代了过去封装中的芯片与封装之间的连接技术(线焊、TAB、倒装片焊接等)，其特点是在切成单个芯片之前，采用与倒装片相同原理的半导体前道工序配线技术，芯片焊盘与外部端子结线的方法是最基本的，随后的锡球焊接和电气测试则是在圆片状态下进行的。

由WLP方式制成的实际芯片尺寸的FBGA(又被称为圆片级CSP)，在外形和功能上与FC没有区别，并拥有与FC一致的研究课题，如：质量保证的芯片KGD、安装技术、裸芯片技术、互换性、相对收缩、基板技术等。

3 典型工艺介绍

本文介绍2个典型工艺：一个是被称为超级CSP的圆片级封装，即：作为接线端子的铜柱形成后在圆片状态造型并封装；另一个是被称为M O S T( Microspring on Silicon Technology )的圆片级封装，即：用丝焊接法制成金属弹簧式的接线端子，并在其上镀膜以提高机械强度。其中，MOST侧重考虑了安装的可靠性。

3.1 超级CSP

3.1.1 封装结构

超级CSP的再配线的截面结构见图1。

该工艺是先在芯片表面形成聚酰亚胺薄膜作为绝缘膜，并在其上再对焊盘与对外连接用铜柱之间施加数μm厚的铜再配线。铜柱是高度为100μm的圆柱体，并在它的上面装配锡球。还有，圆片表面以铜柱表面露出为基准状态而全部用树脂封装。

本结构不需要向下填缝固化，所以获得高的安装可靠性。球的间距以面向存储器的0.8～0.75 mm间距为中心，目前正在探讨以系统的LSI为目标的0.5～0.4mm间距。

3．1.2 制造工艺

把制造工程分为再配线工程和组装工程加以说明。

(1)再配线工程

图2示出了再配线工程。

在圆片状态的芯片表面形成5μm左右的聚酰亚胺膜，再由喷镀法形成品粒镀层以满足再配线镀。接下来用半加成法形成再配线图形，也就是用光致搞蚀剂覆盖不需镀的部分，然后在开口处镀铜达5μm以上形成配线。其次，剥离抗蚀剂膜，为形成铜柱，把干式胶片抗蚀剂叠层并图形化，然后进行镀铜柱。最后，剥离抗蚀剂，用蚀刻法除去不要部分的喷镀膜。

(2)组装工程

图3是组装工艺的流程。

把再配线后的圆片同定在造型用的模具上，再把树脂放在圆片上压缩成形进行封装。这时，在制造树脂和压延装置之间插入胶片，该胶片缓解压在圆片上面的铜柱上的集中压力，并传递对造型树脂的成型压力。在此，除铜柱上面以外均被造型树脂填充，随后把锡球整体放在圆片上，按芯片尺寸划片，完成封装。

(3)可靠性评价

表1和表2示出了可靠性评价结果。

封装单片的可靠性是热循环通过500次，球安装后的热循环是在-25～+125℃的条件下通过1000次。

3．2 MOST(微簧片在芯片上的技术)

3.2.1 封装结构

MOST的电子显微镜照片的界面构成分别如图4和图5所示。

作为器件的保护层，在IC上形成聚酰亚胺层，I/O电极通过聚酰亚胺的位移被引出到表面。

被引出的电极是由电镀法形成的表面配线而被配列在芯片表面。在配线之前请留意焊接用的焊盘，这里利用改进型丝焊装置将细金丝制成弹簧的骨格。在金丝的表面镀有镍合金，具体作为弹簧的功能。

该弹簧具有BGA中安装接线端子的功能和圆片测试中探针的功能。也就是说，MOST算得上是兼备应力环节功能和圆片级检测功能的CSP。由于这个特点，对存储器等器件可以在圆片状态下进行测试，老化后，切出单片，选合格新产品直接安装。

3.2.2 制造工艺

（1） 再配线工艺

图6示出再配线工艺流程。首先在圆片上形成PT膜，把作为I/O端子的AL电极部开口。然后由喷镀法形成晶源层。超级CSP同样也用半加成工艺。阻焊图形化后，由电解镀形成配线。

把来自器件的AL电极部再配列到芯片表面上同时形成焊盘。

(2)弹簧形成工艺(引出端)

图7出了形成弹簧引出端子的工艺流程。电镀弹簧引出端子时，为了保护配线部位而只将抗蚀膜形成的焊盘制成开口的图形。随后，由丝焊法形成弹簧的骨格。为了在金线表面提高弹性，故由电解镀增厚其肌体。

最后剥离阻焊膜并蚀刻喷镀的晶源层，为提高弹簧的湿性，故实施化学镀金。

至此，圆片级的封装即告结束。

(3)安装

被单位化的MOST经通常的芯片安装机，安放在印有焊料的安装板上。放好后，经再流焊，使弹簧端子与板经焊料而结合在一起。

3.2.3 可靠性评价结果

可靠性评价结果由表3和表4所示。作为对CSP(MOST单位)的试验，进行预处理(1级数量5个)，HTS(150 ℃，数量9个)，PCT(100％，数量9个)；在安装后的模式状态，进行T／s(热冲击试验)和T／c(温度周期试验)，通过全部的试验。

4 WLP的设计与课题

关于WLP特有的设计要素叙述如下：

(1)外部接线端子的配置

在网片状态进行再配线工程，最后单位化的WLP中，封装最外围的端子配置因进行切片工程而受到制约。另外，WLP基本上是作为输出，不可能在芯片以外配置引脚，所以有时不能保证与其他封装引脚配置的兼容性。

另外，随着芯片的缩小，有时也必须改变引脚配置和间距。

(2)附加图形

在同片表面必须有几个附加冈形。在圆片表面必须有电解镀用的供电图形；背面要作标记；向板，上安装等也须有定位标记。这些图形被配置在网片的周边部位。

(3)网片的伸缩由曝光补偿

由于前道工序圆片的伸缩，在WLP工程时与设计值的步位间距产生误差。分割曝光的场合是一边补正一边曝光，问题较少，但整体曝光则易产生图形偏差。还出于圆片的微调整，有时也会改变圆片中心的定位，所以有时必须再设置前述的附加图形。

(4)墨迹标记

通常为识别有缺陷的芯片而做墨迹标记，但这些标记也会成为再配线的障碍所以希望能把不良芯片存在的位置作为图形数据附加在同片中。根据这个数据．可以把不良芯片识别的标记印在圆片里面。

(5)芯片合格率

在网片内的不良芯片较多且合格率低的场合，在用圆片处理的WLP技术中，每一个芯片的封装成本相对提高。这是圆片级致命的且不可回避的问题。为了能发挥其廉价的封装优点，可以考虑从通用的合格率高的器件上开始使用。

5 结语

综上所述，在圆片状态进行封装的WLP技术，与过去的CSP相比，具有封装工序少，能同时处理多个芯片的优点，可以说是最具批量生产优势的封装。而且在可靠性方面也获得了良好的评价结果。

在不断向高密度发展的安装技术中，像WLP这样的CSP技术必将发挥重要的作用。像以前半导体是在硅基板上集成晶体管来开展IC工作那样，今后的WLP技术将成为集成IC、创造高功能系统的开路技术先锋。

另外，今后的技术开发速度可以预想比过去更快。为了赶上潮流，不失时机地确立WLP技术，以作为封装供给下去，必须考虑从前程序工程预先设定WLP。因为今后的发展趋势将是更新从圆片工艺到封装的整个制造工艺。当然，为了实现之一目的，目前还须确立圆片级的测试、老化等技术，以及为今后的组装做好基础设施的准备。