TMS320C61416 EMIF总线下双FPGA加载设计 下载
- 文件类型：
- eda技术，EDA/PLD
- 文件大小：
- 741 KB
- 下载次数：
- [894次]
- 日期：
- 11-15
- 解压密码：
- www.dianzi6.com
- Tag:
- EDA/PLD,eda技术
- 运行平台：
- txt/doc/word/ppt/pdf 等
- 星级：
-
-
简介：TMS320C61416 EMIF总线下双FPGA加载设计为http://www.dianzi6.com整理发布，类型为EDA/PLD，本站还有更多关于eda技术，EDA/PLD的资料。
正文：基于SRAM结构的FPGA容量大，可重复操作，应用相当广泛;但其结构类似于SRAM，掉电后数据丢失，因此每次上电时都需重新加载。目前实现加载的方法通常有两种：一种是用专用Cable通过JTAG口进行数据加载，另一种是外挂与该FPGA厂商配套的PROM芯片。前者需要在PC机上运行专用的加载软件，直接下载到FPGA片内，所以掉电数据仍然会丢失，只适用于FPGA调试阶段而不能应用于工业现场的数据加载。后者虽然可以解决数据丢失问题，但这种专用芯片成本较高，供货周期也较长(一般大于2个月)，使FPGA产品的开发时间受到很大约束。因此希望找到一种更简便实用的FPGA芯片数据加载方法。根据FPGA芯片加载时序分析，本文提出了采用通过市面上常见的Flash ROM芯片替代专用PROM的方式，通过DSP的外部高速总线进行FPGA加载;既节约了系统成本，也能达到FPGA上电迅速加载的目的;特别适用于在FPGA调试后期，待固化程序的阶段。下面以两片Xilinx公司Virtex-4系列XC4VLX60芯片为例，详细介绍采用TI公司的TMS320C61416 DSP控制FPGA芯片数据加载的软硬件设计。
如果觉得《TMS320C61416 EMIF总线下双FPGA加载设计》不错，可以推荐给好友哦。
正文：基于SRAM结构的FPGA容量大，可重复操作，应用相当广泛;但其结构类似于SRAM，掉电后数据丢失，因此每次上电时都需重新加载。目前实现加载的方法通常有两种：一种是用专用Cable通过JTAG口进行数据加载，另一种是外挂与该FPGA厂商配套的PROM芯片。前者需要在PC机上运行专用的加载软件，直接下载到FPGA片内，所以掉电数据仍然会丢失，只适用于FPGA调试阶段而不能应用于工业现场的数据加载。后者虽然可以解决数据丢失问题，但这种专用芯片成本较高，供货周期也较长(一般大于2个月)，使FPGA产品的开发时间受到很大约束。因此希望找到一种更简便实用的FPGA芯片数据加载方法。根据FPGA芯片加载时序分析，本文提出了采用通过市面上常见的Flash ROM芯片替代专用PROM的方式，通过DSP的外部高速总线进行FPGA加载;既节约了系统成本，也能达到FPGA上电迅速加载的目的;特别适用于在FPGA调试后期，待固化程序的阶段。下面以两片Xilinx公司Virtex-4系列XC4VLX60芯片为例，详细介绍采用TI公司的TMS320C61416 DSP控制FPGA芯片数据加载的软硬件设计。
如果觉得《TMS320C61416 EMIF总线下双FPGA加载设计》不错，可以推荐给好友哦。
- 下载
- 进入下载地址列表
温馨提示; 本站的资料全部免费下载，为方便下次找到本站记得将本站加入收藏夹哦，牢记网址http://www.dianzi6.com